# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-003126

(43) Date of publication of application: 06.01.1999

(51)Int.CI.

GO5F 1/56 HO2M 3/155

(21)Application number: 09-214860

(71)Applicant : SONY CORP

(22)Date of filing:

08.08.1997

(72)Inventor: KATOU HIRONORI

SASAKI MASAYOSHI

(30)Priority

Priority number: 09100602


Priority date: 17.04.1997

Priority country: JP

# (54) DC/DC CONVERTER

(57)Abstract:

PROBLEM TO BE SOLVED: To improve a response without lowering efficiency and to reduce the capacitance value of capacitor on the side of output. SOLUTION: The parallel circuit of pulse width modulation type switching regulator circuit 3 and series regulator circuit 4 is provided between DC input terminals 1a and 1b and DC output terminals 2a and 2b and when the voltage at these DC output terminals 2a and 2b is higher than a prescribed voltage, this pulse width modulation type switching regulator circuit 3 is operated but when the voltage at these DC output terminals 2a and 2b is lower than the prescribed voltage, these pulse width modulation type switching regulator circuit 3 and series regulator circuit 4 are operated.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision



# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-3126

(43)公開日 平成11年(1999)1月6日

(51) Int.Cl. <sup>6</sup>		識別記号	FΙ			
G05F	1/56	3 1 0	G 0 5 F	1/56	310K	
					310V	
H 0 2 M	3/155		H 0 2 M	3/155	Н	
					W	

審査請求 未請求 請求項の数2 OL (全 6 頁)

(21)出願番号	特顏平9-214860
· · · · · · · · · · · · · · · · · · ·	14 25   0 21 2000

(22)出願日 平成9年(1997)8月8日

(31) 優先権主張番号 特願平9-100602 (32) 優先日 平 9 (1997) 4 月 17日

(33)優先権主張国 日本 (JP)

(71)出額人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 加藤 博儀

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 笹木 真袋

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 松隈 秀盛

# (54) 【発明の名称】 DC-DCコンパータ

# (57)【要約】

【課題】 効率を落とすことなくレスポンスを改善することができるようにすると共に出力側のコンデンサの容量値を小さくできるようにすることを目的とする。

【解決手段】 直流入力端子と直流出力端子との間にパルス幅変調型スイッチングレギュレータ回路及びシリーズレギュレータ回路の並列回路を設け、この直流出力端子の電圧が所定電圧より高いときは、このパルス幅変調型スイッチングレギュレータ回路を動作させるようにすると共にこの直流出力端子の電圧が所定電圧以下のときは、このパルス幅変調型スイッチングレギュレータ回路及びこのシリーズレギュレータ回路を動作させるようにしたものである。



1

### 【特許請求の範囲】

【請求項1】 直流入力端子と直流出力端子との間にパ ルス幅変調型スイッチングレギュレータ回路及びシリー ズレギュレータ回路の並列回路を設け、前記直流出力端 子の電圧が所定電圧のときは、前記パルス幅変調型スイ ッチングレギュレータ回路を動作させるようにすると共 に前記直流出力端子の電圧が前記所定電圧以下のときは 前記パルス幅変調型スイッチングレギュレータ回路及び 前記シリーズレギュレータ回路を動作させるようにした ことを特徴とするDC-DCコンバータ。

【請求項2】 直流入力端子と直流出力端子との間にパ ルス幅変調型スイッチングレギュレータ回路及びスイッ チ回路の並列回路を設け、前記直流出力端子の電圧が所 定電圧のときは、前記パルス幅変調型スイッチングレギ ュレータ回路を動作させるようにし、前記直流出力端子 の電圧が前記所定電圧以下のときは前記パルス幅変調型 スイッチングレギュレータ回路を動作させるようにする と共に前記スイッチ回路をオンとするようにしたことを 特徴とするDC-DCコンバータ。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は例えばコンピュータ 機器等の急激な負荷変動を要する電源回路に使用して好 適なDC-DCコンバータに関する。

### [0002]

【従来の技術】一般にコンピュータ機器等の電源回路と して直流電源の電圧を所定の一定の直流電圧にするDC -DCコンパータが用いられている。このDC-DCコ ンバータとして従来はパルス幅変調型スイッチングレギ ュレータ回路が使用されていた。

# [0003]

【発明が解決しようとする課題】この従来のパルス幅変 調型スイッチングレギュレータ回路(ステップダウン回 路)は効率が高い特長を有するが負荷が急激に変動した とき例えば図5Bに示す如く直流出力端子の出力電流が **急激に変動、例えば30A/μSで0Aから10Aに変** 動したときには直流出力端子の出力電圧は図5Aに示す 如く、例えば3Vから2.8Vに変動する。

【0004】このパルス幅変調型スイッチングレギュレ 40 ータ回路(ステップダウン回路)のステップレスポンス (出力過渡負荷応答)を高めるためには、出力側のコン デンサの容量値を大きくする必要がある(一般に、この) コンデンサの容量値は1000μ F以上であった。) 不 都合があった。

【0005】またシリーズレギュレータ回路を使用した ときには、このシリーズレギュレータ回路は、このパル ス幅変調型スイッチングレギュレータ回路と比較し、レ スポンスは優れているが、効率の点で劣り、この為この 放熱等の対策のため、このDC-DCコンパータは大型 50

化してしまう不都合があった。

【0006】本発明は斯る点に鑑み、効率を落とすこと なくレスポンスを改善することができるようにすると共 に出力側のコンデンサの容量値を小さく出来るようにす ることを目的とする。

#### [0007]

【課題を解決するための手段】本発明DC-DCコンバ ータは直流入力端子と直流出力端子との間にパルス幅変 調型スイッチングレギュレータ回路及びシリーズレギュ 10 レータ回路の並列回路を設け、この直流出力端子の電圧 が所定電圧より髙いときは、このパルス幅変調型スイッ チングレギュレータ回路を動作させるようにすると共に この直流出力端子の電圧が所定電圧以下のときは、この パルス幅変調型スイッチングレギュレータ回路及びこの シリーズレギュレータ回路を動作させるようにしたもの である。

【0008】斯る本発明によれば、直流出力端子が緩や かな負荷変動で所定電圧のときは、効率の良いパルス幅 変調型スイッチングレギュレータ回路を動作して直流出 20 力端子に所定の直流電圧を得るようにすると共に急激な 負荷変動でこの直流出力端子の電圧が所定電圧以下とな ったときはレスポンスの優れたシリーズレギュレータ回 路も動作をしこの直流出力端子の電圧を所定の直流電圧 になるようにする。直流出力端子の電圧が所定の直流電 圧になると、シリーズレギュレータ回路の動作を停止す るので、効率を落とすことなくレスポンスを改善でき、 更に出力側のコンデンサの容量値を大きくする必要がな い。

【0009】また、本発明DC-DCコンパータは直流 ュレータ回路(ステップダウン回路)又はシリーズレギ 30 入力端子と直流出力端子との間にパルス幅変調型スイッ チングレギュレータ回路及びスイッチ回路の並列回路を 設け、この直流出力端子の電圧が所定電圧のときはこの パルス幅変調型スイッチングレギュレータ回路を動作さ せるようにし、この直流出力端子の電圧がこの所定電圧 以下のときはこのパルス幅変調型スイッチングレギュレ ータ回路を動作させるようにすると共にこのスイッチ回 路をオンとするようにしたものである。

> 【0010】斯る本発明によれば、直流出力端子が緩や かな負荷変動で所定電圧のときは、効率の良いパルス幅 変調型スイッチングレギュレータ回路を動作して直流出 力端子に所定の直流電圧を得るようにし、急激な負荷変 動でこの直流出力端子の電圧が所定電圧以下となったと きはレスポンスの優れたスイッチ回路をオンとし、この 直流出力端子の電圧を所定の直流電圧になるようにす る。

【0011】この直流出力端子の電圧が所定の直流電圧 になると、このスイッチ回路がオフするので、効率を落 とすことなくレスポンスを改善でき、更に出力側のコン デンサの容量を大きくする必要がない。

[0012]

3

【発明の実施の形態】以下図面を参照して本発明DC-DCコンパータの実施の形態の例につき説明する。図1において、1a,1bは直流電源よりの直流電圧例えば5Vが供給される直流入力端子を示し、また2a,2bは一定の直流電圧例えば3Vを得るようにした直流出力端子を示す。

【0013】本例においては、この直流入力端子1a, 1bと直流出力端子2a, 2bとの間にパルス幅変調型 スイッチングレギュレータ回路3及びシリーズレギュレ ータ回路4の並列回路を設ける。

【0014】図1例においては、他方の直流入力端子1 b及び他方の直流出力端子2bを互いに接続すると共に 接地する。本例においては、一方の直流入力端子1aを 平滑用のコンデンサ3aを介して他方の直流入力端子1 bに接続する。

【0015】また、この一方の直流入力端子1aをパルス幅変調型スイッチングレギュレータ回路(ステップダウン回路)3を構成するN型の電界効果トランジスタ3bのソースに接続する。この電界効果トランジスタ3bのドレインをチョークコイル3cを介して一方の直流出力端子2aに接続する。

【0016】この電界効果トランジスタ3bのドレインとこのチョークコイル3cとの接続点をフライホイールダイオード3dを介して他方の直流出力端子2bに接続すると共にこのチョークコイル3cとこの一方の直流出力端子2aとの接続点を平滑用のコンデンサ3eを介してこの他方の直流出力端子2bに接続する。

【0017】また、この一方の直流出力端子2aに得られる直流電圧をコントロール回路3fに供給する。このコントロール回路3fはこの供給される直流電圧に応じたパルス幅の所定周期の制御信号を発生するようになされたパルス幅変調回路より成るものである。このコントロール回路3fとしては例えばパルス幅変調回路より成る制御ICを使用する。

【0018】このコントロール回路3fの出力側に得られるパルス幅変調された所定周期の制御信号を電界効果トランジスタ3bのゲートに供給してこの電界効果トランジスタ3bをスイッチングする如くする。またこの電界効果トランジスタ3bのゲートを抵抗器3gを介して、この電界効果トランジスタ3bのドレインに接続する。

【0019】この本例のパルス幅変調型スイッチングレギュレータ回路3においては一方の直流出力端子2aに得られる直流電圧に応じたパルス幅の所定周期の制御信号で電界効果トランジスタ3bをスイッチングし、この電界効果トランジスタ3bのドレインに得られる信号をフライホイルダイオード3d,チョークコイル3c及びコンデンサ3eで平滑するようにしているので、この直流出力端子2a,2bに所定電圧例えば3Vの直流電圧を得ることができる。

4

【0020】この場合、このパルス幅変調型スイッチングレギュレータ回路3はこの効率は良い。

【0021】また、この一方の直流入力端子1aをシリーズレギュレータ回路4を構成するP型の電界効果トランジスタ4aのソースに接続し、この電界効果トランジスタ4aのドレインを一方の直流出力端子2aに接続する。

【0022】この電界効果トランジスタ4aのドレインとこの一方の直流出力端子2aとの接続点を抵抗器4b及び4cの直列回路を介して接地し、この抵抗器4b及び4cの接続点を演算増幅回路4dの非反転入力端子

(+)に接続すると共にこの演算増幅回路4dの反転入力端子(一)を基準電圧Vmの電池4eを介して接地する。

【0023】本例においては、この基準電圧Vm をこの一方の直流出力端子2aが所定の電圧例えば3Vよりやや低い電圧例えば2.95V以下となったときにこの演算増幅回路4dの出力側にこの電界効果トランジスタ4aが導通する電圧の制御信号が得られる如くする。

【0024】この演算増幅回路4dの出力端子を抵抗器4fを介して、この電界効果トランジスタ4aのゲートに接続し、またこの電界効果トランジスタ4aのゲートを抵抗器4gを介してこの電界効果トランジスタ4aのソースに接続する。

【0025】この本例のシリーズレギュレータ回路4においては、一方の直流出力端子2aに得られる直流電圧が所定の電圧例えば3Vよりもやや低い電圧例えば2.95V以下となったときに動作し、この一方の直流出力端子2aに得られる電圧が所定の電圧例えば3Vよりもやや低い電圧例えば2.95Vになる如くなしたものである。

【0026】この場合このシリーズレギュレータ回路4はレスポンスに優れており、この一方の直流出力端子2aに得られる直流電圧が所定の電圧例えば3Vよりもやや低い電圧例えば2.95V以下となったときは、この一方の直流出力端子2aの電圧が直ちにこの所定の電圧例えば3Vよりもやや低い電圧例えば2.95Vになる如く動作する。

【0027】本例は上述の如く構成されているのでこの一方の直流出力端子2aの直流電圧が所定の電圧例えば3Vよりやや低い電圧例えば2.95Vよりも高いときは、シリーズレギュレータ回路4の電界効果トランジスタ4aは不導通となるので、このときは効率の良いパルス幅変調型スイッチングレギュレータ回路3のみが動作して直流出力端子2a,2bに所定の直流電圧例えば3Vの一定電圧を得ることができる。

【0028】また図2Bに示す如く直流出力端子2a, 2bの出力電流が急激に変動例えば30A/μSで0A から10Aまで変動したときにおいて、この一方の直流 出力端子2aの電圧が所定電圧例えば3Vよりやや低い 5

例えば2.95 V以下となったときは、レスポンスの優れたシリーズレギュレータ回路4も動作をするので、図2Aに示す如く、直流出力端子2a,2bの電圧を直ちにこのシリーズレギュレータ回路4で決る所定電圧例えば3 Vよりやや低い例えば2.95 Vの一定電圧となる。

【0029】その後この直流出力端子2a,2bの電圧がこの所定電圧例えば3Vよりやや低い電圧例えば2.95Vより高くなったときは再びシリーズレギュレータ回路4は不動作となり、電圧変換効率の良いパルス幅変調型スイッチングレギュレータ回路3のみが動作し、この直流出力端子2a,2bの電圧を所定電圧例えば3Vの一定電圧とする如くする。

【0030】従って本例によれば効率を落とすことなく レスポンスを改善できる利益がある。

【0031】また本例によれば直流出力端子2a, 2b の電圧が低下したときにシリーズレギュレータ回路4が動作し、この直流出力端子2a, 2bの電圧を直ちにこのシリーズレギュレータ回路4で決る所定電圧例えば2.95 Vとするのでコンデンサ3eの容量を小さく例えば従来の1/2とすることができる。

【0032】また、図3は本発明の他の例を示す。この図3例につき説明するに、図1例に対応する部分には同一符号を付して示す。本例においては、この直流入力端子1a,1bと直流出力端子2a,2bとの間にパルス幅変調型スイッチングレギュレータ回路3及びスイッチ回路10の並列回路を設ける。

【0033】図3例においては、他方の直流入力端子1 b及び他方の直流出力端子2bを互いに接続すると共に 接地する。本例においては、一方の直流入力端子1aを 平滑用のコンデンサ3aを介して他方の直流入力端子1 bに接続する。

【0034】また、この一方の直流入力端子1aをパルス幅変調型スイッチングレギュレータ回路(ステップダウン回路)3を構成するN型の電界効果トランジスタ3bのソースに接続する。この電界効果トランジスタ3bのドレインをチョークコイル3cを介して一方の直流出力端子2aに接続する。

【0035】この電界効果トランジスタ3bのドレインとこのチョークコイル3cとの接続点をフライホイールダイオード3dを介して他方の直流出力端子2bに接続すると共にこのチョークコイル3cとこの一方の直流出力端子2aとの接続点を平滑用のコンデンサ3eを介してこの他方の直流出力端子2bに接続する。

【0036】また、この一方の直流出力端子2aに得られる直流電圧をコントロール回路3fに供給する。このコントロール回路3fはこの供給される直流電圧に応じたパルス幅の所定周期の制御信号を発生するようになされたパルス幅変調回路より成るものである。このコントロール回路3fとしては例えばパルス幅変調回路より成

6

る制御ICを使用する。

【0037】このコントロール回路3fの出力側に得られるパルス幅変調された所定周期の制御信号を電界効果トランジスタ3bのゲートに供給してこの電界効果トランジスタ3bをスイッチングする如くする。またこの電界効果トランジスタ3bのゲートを抵抗器3gを介して、この電界効果トランジスタ3bのドレインに接続する。

【0038】この本例のパルス幅変調型スイッチングレギュレータ回路3においては一方の直流出力端子2aに得られる直流電圧に応じたパルス幅の所定周期の制御信号で電界効果トランジスタ3bをスイッチングし、この電界効果トランジスタ3bのドレインに得られる信号をフライホイルダイオード3d、チョークコイル3c及びコンデンサ3eで平滑するようにしているので、この直流出力端子2a、2bに所定電圧例えば3Vの直流電圧を得ることができる。

【0039】この場合、このパルス幅変調型スイッチングレギュレータ回路3はこの効率は良い。

【0040】また、この一方の直流入力端子1aをスイッチ回路10を構成するP型の電界効果トランジスタ10aのソースに接続し、この電界効果トランジスタ10aのドレインを一方の直流出力端子2aに接続する。

【0041】この電界効果トランジスタ10aのドレインとこの一方の直流出力端子2aとの接続点を抵抗器10b及び10cの直列回路を介して接地し、この抵抗器10b及び10cの接続点をコンパレータを構成する演算増幅回路10dの非反転入力端子(+)に接続すると共にこの演算増幅回路10dの反転入力端子(-)を基準電圧Vmmの電池10eを介して接地する。

【0042】本例においては、この基準電圧V<sub>EF</sub>をこの一方の直流出力端子2aが所定の電圧例えば3Vよりやや低い電圧例えば2.95V以下となったときにこの演算増幅回路10dの出力側にこの電界効果トランジスタ10aが導通する電圧の制御信号が得られる如くする。この演算増幅回路10dの出力端子を抵抗器10fを介して、この電界効果トランジスタ10aのゲートに接続する。

【0043】この本例のスイッチ回路10においては、一方の直流出力端子2aに得られる直流電圧が所定の電圧例えば3Vよりもやや低い電圧例えば2.95V以下となったときオン(導通)し、この一方の直流出力端子2aに得られる電圧が所定の電圧例えば3Vよりもやや低い電圧例えば2.95Vになる如くなしたものである。

【0044】この場合このスイッチ回路4はレスポンスに優れており、この一方の直流出力端子2aに得られる直流電圧が所定の電圧例えば3Vよりもやや低い電圧例えば2.95V以下となったときは、この一方の直流出力端子2aの電圧が直ちにこの所定の電圧例えば3Vよ

りもやや低い電圧例えば2.95Vになる如く動作する。

【0045】本例は上述の如く構成されているのでこの一方の直流出力端子2aの直流電圧が所定の電圧例えば3Vよりやや低い電圧例えば2.95Vよりも高いときは、スイッチ回路10の電界効果トランジスタ10aは不導通(オフ)となるので、このときは効率の良いパルス幅変調型スイッチングレギュレータ回路3のみが動作して直流出力端子2a,2bに所定の直流電圧例えば3Vの一定電圧を得ることができる。

【0046】また図4Bに示す如く直流出力端子2a,2bの出力電流が急激に変動例えば30A/μSで0Aから10Aまで変動したときにおいて、この一方の直流出力端子2aの電圧が所定電圧例えば3Vよりやや低い例えば2.95V以下となったときは、レスポンスの優れたスイッチ回路10の電界効果トランジスタ10aがオンするので、図4Aに示す如く、直流出力端子2a,2bの電圧を直ちにこのスイッチ回路10で決る所定電圧例えば3Vよりやや低い例えば2.95Vの電圧となる。

【0047】その後この直流出力端子2a,2bの電圧がこの所定電圧例えば3Vよりやや低い電圧例えば2.95Vより高くなったときは再びスイッチ回路10の電界効果トランジスタ10aがオフ(不導通)となり、電圧変換効率の良いパルス幅変調型スイッチングレギュレータ回路3のみが動作し、この直流出力端子2a,2bの電圧を所定電圧例えば3Vの一定電圧とする如くする。

【0048】従って本例によっても図1例と同様に効率を落とすことなくレスポンスを改善できる利益がある。 【0049】また本例によれば直流出力端子2a,2b の電圧が低下したときにスイッチ回路10の電界効果トランジスタ10aがオンし、この直流出力端子2a,2 8

bの電圧を直ちにこのスイッチ回路10で決る所定電圧 例えば2.95 Vとするのでコンデンサ3eの容量を小 さく例えば従来の1/2とすることができる。

【0050】尚、本発明は上述実施例に限ることなく本 発明の要旨を逸脱することなく、その他種々の構成が採 り得ることは勿論である。

#### [0051]

【発明の効果】本発明によれば、効率を落とすことなく レスポンスを改善できる利益がある。

【0052】また本発明によれば直流出力端子の電圧が低下したときにシリーズレギュレータ回路が動作し、この直流出力端子の電圧は直ちにこのシリーズレギュレータ回路で決る所定電圧となるので、出力側のコンデンサの容量値を小さくできる利益がある。

# 【図面の簡単な説明】

【図1】本発明DC-DCコンバータの例を示す構成図である。

【図2】本発明の説明に供する線図である。


【図3】本発明の他の例を示す構成図である。

| 【図4】図3の説明に供する線図である。


【図5】従来の説明に供する線図である。

# 【符号の説明】

1 a, 1 b · · · · 直流入力端子、2 a, 2 b · · · · 直流出力端子、3 · · · · パルス幅変調型スイッチングレギュレータ回路、3 a, 3 e · · · · コンデンサ、3 b · · · · N型電界効果トランジスタ、3 c · · · · チョークコイル、3 d · · · · フライホイルダイオード、3 f · · · · コントロール回路、4 · · · · シリーズレギュレータ回路、4 a · · · · P型電界効果トランジスタ、4 b, 4 c · · · 抵抗器、4 d · · · · 演算増幅回路、4 e · · · 電池、10 · · · · スイッチ回路、10 a · · · · P型電界効果トランジスタ、10 b, 10 c, 10 f · · · 抵抗器、10 d · · · · コンパレータ、10 e · · · 電 か



【図1】



【図3】

